Первой ласточкой стала FPM-DRAM — Fast-PageMode DRAM(Память стремительного страничного режима), созданная в 1995 году. Главным отличием от памяти прошлого поколения стала помощь сокращенных адресов. В случае если очередная запрашиваемая ячейка находится в той же самой строке, что и прошлая, ее адрес конкретно определяется одним только номером столбца и передача номера строчка уже не нужно. За счет чего это достигается? Обратимся к диаграмме, изображенной на рис.4. Смотрите, тогда как при работе с простой DRAM (верхняя диаграмма) по окончании считывания данных сигнал RAS дезактивируется, подготавливая микросхему к новому циклу обмена, контроллер FPM-DRAM удерживает RAS в низком состоянии, избавляясь от повторной пересылки номера строчка.
При последовательном чтении ячеек памяти, (равно как и обработке компактных одно-двух килобайтовых структур данных), время доступа уменьшается на 40%, в противном случае и больше, поскольку обрабатываемая строка находится во внутреннем буфере микросхемы, и обращаться к матрице памяти нет никакой необходимости!
Действительно, хаотичное обращение к памяти, равно как и перекрестные запросы ячеек из разных страниц, со всей очевидностью не смогут воспользоваться преимуществами передачи сокращенных адресов и трудятся с FPM-DRAM в режиме простой DRAM. В случае если очередная запрашиваемая ячейка лежит вне текущей (так называемой, открытой) строчка, контроллер должен дезактивировать RAS, выдержать паузу RAS precharge на перезарядку микросхемы, передать номер строчка, выдержать паузу RAS to CAS delay и только после этого он сможет приступить к передаче номера столбца.
Обстановка, в то время, когда запрашиваемая ячейка находится в открытой строчке, именуется попаданием на страницу (Page Hit), в другом случае говорят, что случился промах (Page Miss). Потому, что, промах облагается штрафными задержками, критические к быстродействию модули должны разрабатываться с учетом изюминок архитектуры FPM-DRAM, так что отвлечься от ее устройства уже не получается.
Появилась и вторая неприятность: непостоянство времени доступа затрудняет измерение производительности микросхем памяти и сравнение их скоростных показателей между собой. В нехорошем случае обращение к ячейке образовывает RAS to CAS Delay + CAS Delay + RAS precharge нс., а в лучшем: CAS Delay нс. Хаотичное, но не через чур интенсивное обращение к памяти (так, дабы она успевала перезарядиться) требует не более RAS to CAS Delay + CAS Delay нс.
Потому, что, величины RAS to CAS Delay, CAS Delay и RAS precharge конкретно не связаны между собой и в принципе смогут принимать каждые значения, точная оценка производительность микросхемы требует для собственного выражения как минимум трех чисел. Но производители микросхем в рвении приукрасить настоящие показатели, выполняют лишь два: RAS to CAS Delay + CAS Delay и CAS Delay. Первое (именуемое так же временем [полного] доступа) характеризует время доступа к произвольной ячейке, а второе (именуемое так же временем рабочего цикла) — время доступа к последующим ячейкам уже открытой строчка. Время, нужное для регенерации микросхемы (т.е. RAS precharge) из полного времени доступа исключено. (Вообще-то, в техдокументации, кстати, вольно дешёвой по Интернету, приводятся все значения и тайминги, так что никакого произвола в конечном итоге нет).
Формула памяти
К середине девяностых среднее значение RAS to CAS Delay составляло порядка 30 нс., CAS Delay — 40 нс., а RAS precharge — менее 30 нс. (наносекунд). Так, при частоте системной шины в 60 МГц (т.е. ~17 нс.) на доступ и открытие к первой ячейки страницы уходило около 6 тактов, а на доступ к остальным ячейкам открытой страницы — около 3 тактов. Схематически это записывается как 6-3-x-x и именуется формулой памяти.
Формула памяти упрощает сравнение разных микросхем между собой, но для сравнения нужно знать преобладающий тип обращений к памяти: последовательный либо хаотичный. К примеру, как выяснить, что лучше: 5-4-x-x либо 6-3-x-x? В данной постановке вопрос по большому счету лишен смысла. Лучше для чего? Для потоковых методов с последовательной обработкой данных, несомненно, предпочтительнее последний тип памяти, в другом случае сравнение бессмысленно, т.к. чтение двух несмежных ячеек займет не 5-5-х-х и 6-6-х-х тактов, а 5+RAS precharge-5+RAS precharge-x-x и 6+RAS prechange-6+RAS prechange-x-x. Потому, что время регенерации обоих микросхем не обязательно должно совпадать, в полной мере может сложиться так, что микросхема 6-3-x-x окажется стремительнее и для последовательного, и для хаотичного доступа. Исходя из этого, практическое значение имеет сравнение только вторых цифр — времени рабочего цикла. Совершенствуя ядро памяти, производители сократили его сперва до 35, а после этого и до 30 нс., достигнув фактически семикратного превосходства над микросхемами прошлого поколения.
FPM DRAM
